Schlagwörter
Skills
CAD Leiterplattenlayout seit 1982
seit 2011 zertifiziert bei IPC und FED als
Certified Interconnect Designer (CID)
---------------------------------------------
Leiterplatten-Layouts aktuell mit
Altium Designer (eigene Lizenz)
Caddy EDS (nur vor Ort)
---------------------------------------------
Leiterplattentechnologien von
-komplexen Multilayern mit bis zu 32 Lagen,
-High Speed Design mit Impedanz kontrollierten und Längen kontrollierten Leitungen
-HDI, Feinstleiter
-mit Blind-, Micro- und Burried Vias
-Leiterplatten mit partiellem Hochstrombereich
-Dickkupferleiterplatten
-3D Leiterplatten mit Starflex oder Semiflex
-EMV Aspekte
seit 2011 zertifiziert bei IPC und FED als
Certified Interconnect Designer (CID)
---------------------------------------------
Leiterplatten-Layouts aktuell mit
Altium Designer (eigene Lizenz)
Caddy EDS (nur vor Ort)
---------------------------------------------
Leiterplattentechnologien von
-komplexen Multilayern mit bis zu 32 Lagen,
-High Speed Design mit Impedanz kontrollierten und Längen kontrollierten Leitungen
-HDI, Feinstleiter
-mit Blind-, Micro- und Burried Vias
-Leiterplatten mit partiellem Hochstrombereich
-Dickkupferleiterplatten
-3D Leiterplatten mit Starflex oder Semiflex
-EMV Aspekte
Projekthistorie
Schaefer Elektronik, AST-X, CVC Wien, Schneider Electric,
und weitere
und weitere
Reisebereitschaft
Verfügbar in den Ländern
Deutschland, Österreich und Schweiz
bei Bedarf auch bundesweit, sowie A und CH,