Hardwareentwickler - Entwicklung u. Verifikation FPGA/ASIC VHDL, SystemVerilog, UVM

Bremssteuergerät, Microcontroller Unit (ASIC), Kunde "Continental Teves AG"
- Modul Verifikation/Validierung
- SystemVerilog Testbench/Testcases
- SystemVerilog Assertions
Control Electronics Module (FPGA), Kunde „Solutions Group Inc.”,
- FPGA Design u. Verifikation
- SPI Interfaces
- PCI Interface
Multiprotocol multimedia controller (analog-digital ASIC), Kunde „Atmel Inc”, Design u. Verifikation digitaler Blöcke
- AGOC Block (Automatic Gain Control)
- LPA Block (Land-Pit Asymmetry)
Controller for Line Trunk Group Central Processor (FPGA), „Siemens AG”
- ASIC zu FPGA Konvertierung
- PCI IF - Spezifikation, VHDL-Kodierung, Verifikation
- PCI Core IP und Altera Memory Modules – IP Generierung, Integration, Verifikation
- Standard Testbench (TB) - Integration und Setup
- Spezyfischer TB – VHDL-Kodierung and Verifikation
- PCI BFM (Bus Functional Model) - Integration
Controller for Mobile Base Station Communication Central Processor (FPGA), „Siemens AG”
- PCI IF, Reg-IF, CDC-IF (Clock Domain Crossing) - Spezifikation, VHDL-Kodierung, Verifikation
Controller for SysAD Interface (FPGA), „Siemens AG”
- SysAD Tracer Intaerface - Spezifikation, VHDL-Kodierung, Verifikation
- Regression-Verifikation
Controller for Communication Module in Access Area (FPGA), „Siemens AG”
- Memory Controller - Spezifikation, VHDL-Kodierung
- Regression-Verifikation
ATM to TDM Transcoder (FPGA), „Siemens AG”
- Downstream part - Spezifikation, VHDL-Kodierung, Verifikation
- Standard TB - Anpassung und Setup
- Utopia Generator/Analyzer – Anpassung, Integration, Verifikation
- Regression-Verifikation